Teknologi

IBM Perkenalkan Chip Berisi 100 Miliar Transistor dengan Desain Tiga Dimensi

IBM telah meluncurkan desain chip baru yang memanfaatkan tata letak tiga dimensi untuk mendukung beban kerja Kecerdasan Buatan, dengan kapasitas hampir 100 miliar transistor dalam ukuran kecil.

A
Angelica Putri Wijaya
29 June 2026 40 pembaca
Ilustrasi chip. Foto: via Live Science
Ilustrasi chip. Foto: via Live Science

Jakarta - IBM memperkenalkan rancangan chip inovatif yang tidak hanya mengecilkan ukuran komponen secara horizontal, tetapi juga beralih ke struktur tiga dimensi (3D) yang dirancang khusus untuk menangani beban kerja Kecerdasan Buatan (AI) yang semakin besar. Perusahaan asal Amerika Serikat ini menyebut desain revolusioner tersebut sebagai arsitektur "nanostack". Teknologi ini mampu menampung hampir 100 miliar transistor dalam sebuah chip yang hanya sebesar kuku jari manusia, dengan kepadatan yang dua kali lipat lebih besar dibandingkan chip generasi sebelumnya.

Inovasi Desain Vertikal

Untuk mencapai kemajuan ini, IBM mengubah pendekatan dari desain datar ke tumpukan vertikal. Perubahan ini dilakukan karena para perancang semikonduktor mulai menghadapi batas fisik dari metode konvensional, yang membuat miniaturisasi semakin sulit dan tidak efisien. Dalam sebuah konferensi pers, IBM menyebut terobosan ini sebagai "teknologi chip sub-1-nanometer pertama di dunia" untuk pusat data AI, meskipun istilah tersebut lebih merujuk pada ekspektasi performa daripada ukuran fisiknya. IBM menegaskan bahwa chip ini berfungsi seperti desain sub-1-nanometer sejati, meskipun ukuran fisiknya tidak sekecil itu.

Performa Chip yang Meningkat

"Ini bukan sekadar langkah bertahap, melainkan sebuah lompatan besar yang bermakna," ungkap Jay Gambetta, Direktur IBM Research. Ia menjelaskan bahwa teknologi chip baru ini menunjukkan masa depan di mana komputasi menjadi lebih bertenaga tanpa peningkatan konsumsi energi yang signifikan. Arsitektur baru ini dibangun berdasarkan penelitian sebelumnya, yaitu transistor nanosheet yang menjadi dasar dari node 2-nanometer yang diperkenalkan pada tahun 2021. Dalam desain nanostack, unit dasar terdiri dari dua transistor yang ditumpuk dan diikat menjadi satu, dengan setiap transistor memiliki tiga lembar nanosheet yang masing-masing setebal sekitar 5 nanometer dan jarak antar-lembar sekitar 9 nanometer.

Peningkatan Memori dan Kolaborasi Industri

IBM juga menargetkan peningkatan performa memori, dengan fokus pada memori SRAM yang sangat penting dalam sistem AI karena mendukung akses data berkecepatan tinggi. Namun, komponen ini menjadi salah satu yang paling sulit untuk diskalakan dalam beberapa generasi chip terakhir. IBM melaporkan adanya peningkatan 40% dalam penskalaan SRAM, berkat desain saluran zig-zag (staggered-channel) yang mengurangi tinggi sel secara keseluruhan. Desain ini memungkinkan lebih banyak memori untuk dimuat dalam ruang yang sama.

Peran IBM dalam industri semikonduktor tetap berfokus pada penelitian daripada produksi massal. Perusahaan ini biasanya bekerja sama dengan mitra pabrikan seperti Rapidus di Jepang atau Samsung untuk membawa desain mereka ke pasar. Meskipun IBM belum mengungkapkan siapa mitra yang akan mengkomersialkan arsitektur nanostack ini, mereka berharap teknologi ini dapat memasuki tahap produksi dalam satu dekade mendatang, atau bahkan lebih cepat. Huiming Bu, Wakil Presiden IBM Semiconductors Global R&D, percaya bahwa desain bersusun ini akan menggantikan arsitektur nanosheet sebagai standar industri di berbagai prosesor. "Dalam satu dekade ke depan, (teknologi) ini akan menjadi arus utama baru yang telah kami temukan dan bantu untuk mentransformasi industri," tutupnya.

Artikel Terkait